北航龙架构处理器芯片敏捷设计框架（BHLA）

北航龙架构处理器芯片敏捷设计框架由北航 2020 级五位本科生共同开发，他们分别是 yufoo1、gmlayer0、Guo-HY、FvTao、StyWang。该项目致力于构建基于 LoongArch 32 Reduced 的集成芯片敏捷开发平台，并完善相应软件生态，其主要涉及的几个项目组织关系如下：

• EuLA-Env：集成敏捷开发平台

  最初版本基于国科大果壳项目Nutshell，重构仿真 SoC，并将处理器以黑盒形式嵌入仿真顶层，支持

  • 快速配置：编写脚本，一键搭建开发环境
  • 完备前端工作流：Verialtor / VCS 仿真，无缝上板
  • 全流程自动化：持续回归测试，设计 / 测试同步推进

  EuLA-Env 由部分子项目构成，它们分别是

  • AM：基于南京大学 Abstract Machine 移植的 LoongArch 32 Reduced 裸机运行时环境
  • EuLA Core：Chisel 实现的顺序单发射九级流水线处理器，完全基于 BHLA 开发，已通过流片验证，作为平台接入样例处理器
    • DiffTest : 最初版本源于XiangShan DiffTest
  • Lain Core：System Verilog 实现的顺序双发射流水线处理器，完全基于 BHLA 开发，已通过流片验证，可在龙芯提供的性能测试平台达到 140 MHz 主频
  • GNU 工具链：LoongArch 32 Reduced 编译工具链，源于 la32r-toolchains
  • la32r-nemu：最初版本源于 wwt_panache 基于 南京大学 nemu 移植的 LoongArch 32 Reduced 单周期处理器仿真模拟器

• MegaSoC：MegaSoC 开源版本，已通过流片验证，所有功能正常，其具有如下特点

  • 总线支持参数化配置：易于拓展丰富外设，适配处理器核需求
  • 支持丰富外设接口：支持 UART / SPI / RMII / SDIO / VGA / I2S / I2C
  • 多媒体应用特化：集成开源 JPEG 硬件解码器 - 支持视频播放
  • 纯 RTL 交付，不依赖 Xilinx Primitive，灵活支持不同平台

• u-boot：基于 u-boot 主线 向 LoongArch 32 Reduced 指令集架构移植

• Linux：最初版本源于 la32r-Linux，现支持 MegaSoC 和 SMP 多核处理器启动

• Chiplab: 最初版本源于 Chiplab，添加自由测试编写功能

培训/汇报资料罗列

芯片展示

2024.06 北航团队毕设Lain和EULA芯片回片展示视频（完整版）

2024.06 北航团队毕设Lain和EULA芯片回片展示视频（精简版）

龙芯杯大赛培训

2024.07.25 龙芯杯全国大学生计算机系统能力培养大赛培训(第三场)：芯片敏捷开发框架及MegaSoc简介 录屏

2024.07.25 龙芯杯全国大学生计算机系统能力培养大赛培训(第三场)：芯片敏捷开发框架及MegaSoc简介 PPT