Skip to content
New issue

Have a question about this project? Sign up for a free GitHub account to open an issue and contact its maintainers and the community.

By clicking “Sign up for GitHub”, you agree to our terms of service and privacy statement. We’ll occasionally send you account related emails.

Already on GitHub? Sign in to your account

Update Spanish translation #5

Open
wants to merge 30 commits into
base: main
Choose a base branch
from
Open
Show file tree
Hide file tree
Changes from all commits
Commits
Show all changes
30 commits
Select commit Hold shift + click to select a range
bcf616c
update spanish translation of credits
DeimosHall Mar 15, 2023
8fcb06e
update spanish translation of home
DeimosHall Mar 15, 2023
c049c3f
update spanish translation of faq
DeimosHall Mar 22, 2023
22b2b18
update spanish translation of hdl
DeimosHall Mar 22, 2023
ea95a81
update spanish translation of fpga vs asic
DeimosHall Mar 22, 2023
7296249
spanish translation of press
DeimosHall Mar 23, 2023
c029bce
spanish translation of teaching
DeimosHall Mar 29, 2023
94c9201
spanish translation of terms
DeimosHall Mar 29, 2023
3467fcc
spanish translation of siliwiz
DeimosHall Mar 30, 2023
47129fc
spanish translation of capacitors
DeimosHall Mar 30, 2023
4c0e45a
fix image broken links on capacitors
DeimosHall Mar 30, 2023
ed1c268
spanish translation of resistors
DeimosHall Mar 30, 2023
dd3b4e7
fix image broken links on resistors
DeimosHall Mar 30, 2023
6fbe378
spanish translation of introduction
DeimosHall Mar 31, 2023
4eb574b
fix image broken links on introduction
DeimosHall Mar 31, 2023
dcdbb30
spanish translation of parasitics
DeimosHall Mar 31, 2023
6c6c489
fix image broken links on parasitics
DeimosHall Mar 31, 2023
0a9bd83
spanish translation of divider
DeimosHall Apr 8, 2023
beee215
fix image broken links on divider
DeimosHall Apr 8, 2023
8e38a9e
spanish translation of cmosinverter
DeimosHall Apr 8, 2023
7f97e1f
fix image broken links on cmosinverer
DeimosHall Apr 8, 2023
a38c99b
fix spanish link
DeimosHall Apr 8, 2023
f2089ed
spanish translation of inverter
DeimosHall Apr 8, 2023
568d43f
fix image broken links on inverter
DeimosHall Apr 8, 2023
b2b5101
spanish translation of nmos
DeimosHall Apr 8, 2023
f89b683
fix image broken links on nmos
DeimosHall Apr 8, 2023
db2d949
spanish translation of pmos
DeimosHall Apr 8, 2023
e482227
fix image broken links on pmos
DeimosHall Apr 8, 2023
1a40227
merge from main to spanish_translation
DeimosHall Apr 8, 2023
52e7237
add spanish translation of tt03
DeimosHall Apr 8, 2023
File filter

Filter by extension

Filter by extension

Conversations
Failed to load comments.
Loading
Jump to
Jump to file
Failed to load files.
Loading
Diff view
Diff view
130 changes: 124 additions & 6 deletions content/_index.es.md
Original file line number Diff line number Diff line change
Expand Up @@ -8,9 +8,26 @@ LastModifierDisplayName: deimos hall

{{< youtube fblSVCPvCiY >}}

TinyTapeout es un proyecto educativo que hace más fácil y barato que nunca obtener tus diseños manufacturados en un chip real. Consulta lo que otras personas están creando al ver la [hoja de datos](https://github.com/TinyTapeout/tinytapeout-02/raw/tt02/datasheet.pdf) más reciente.
TinyTapeout es un proyecto educativo que hace más fácil y barato que nunca obtener tus diseños manufacturados en un chip real. Consulta lo que otras personas están creando al ver [lo que se ha enviado en la última edición](/es/runs/tt02).

**¡Ya están cerradas las inscripciones para Tiny Tapeout 2!**
[**¡Ya están abiertas las inscripciones para Tiny Tapeout 3!**](/#submit-your-design)

<div x-data="checkout"> Actualmente hay
<b x-text="stock['tt-asic-pcb']">...</b> espacios para Diseño + PCB + ASIC y <b x-text="stock['tt-design-only']">...</b> solo para Diseño disponibles</small>.
</div>

{{<mermaid>}}
gantt
dateFormat YYYY-MM-DD
axisFormat %d-%b
section You
Trabaja en tu diseño : active,2023-03-01,2023-04-01
Envía tu diseño : active,2023-03-03,2023-04-01

section Us
Une todos los diseños : 2023-04-01, 3d
Envíalo a Efabless : 2023-04-03, 1d
{{</mermaid>}}

> **Testimonio** Gracias por hacerlo - Siempre quise unirme a estos shuttles de OPenMPW, pero nunca me sentí listo. TinyTapeout me dió un camino para introducirme mientras solo dedicaba una tarde de esfuerzo. ¡Es increíble!

Expand All @@ -20,15 +37,116 @@ Mira [lo que dicen sobre TinyTapeout](https://twitter.com/search?q=tinytapeout)!

# Primeros pasos

* Si eres nuevo en el diseño digital - comienza tomando alguno de nuestras [lecciones aquí](digital_design).
* Después crea tu propio diseño con la [plantilla Wokwi](https://wokwi.com/projects/357178660283991041) or para usuarios avanzados, con [un HDL](/hdl).
* Para obtener ayuda y soporte, revisa las [preguntas frecuentes](faq) y [únete a las conversaciones rápidas y amigables en Discord](https://discord.gg/qZHPrPsmt6).
* Si eres nuevo en el diseño digital - comienza tomando alguno de nuestras [lecciones aquí](/es/digital_design).
* Después crea tu propio diseño con la [plantilla Wokwi](https://wokwi.com/projects/357178660283991041) o para usuarios avanzados, con [un HDL](/es/hdl).
* Para obtener ayuda y soporte, revisa las [preguntas frecuentes](/es/faq) y [únete a las conversaciones rápidas y amigables en Discord](https://discord.gg/qZHPrPsmt6).

---

# Prepara tu presentación

{{< youtube 5l_TVgu__pg >}}

* [Plantilla de envío a Github](https://github.com/TinyTapeout/tt03-submission-template).
* Si deseas utilizar un HDL como Verilog, por favor revisa [esto](/es/hdl).

---

<style>
.fullbleed-bg {
position: absolute;
top: -8px;
left: 50%;
right: 50%;
margin-left: calc(-50vw - 158px);
width: 100vw;
bottom: -8px;
z-index: -1;
}
@media only all and (max-width: 59.938em) {
.fullbleed-bg {
margin-left: calc(-50vw - 124px);
}
}
@media only all and (max-width: 47.938em) {
.fullbleed-bg {
margin-left: calc(-50vw - 8px);
}
}
</style>

<div style="position: relative; padding: 8px 0 16px; margin-bottom: 32px">
<!-- background color strip -->
<div style="background: #c8b2f3;" class="fullbleed-bg"></div>

# Envía tu diseño

* Diseño + PCB Física + ASIC = $100 + p&p
* Sólo Diseño = $25
* Al realizar un pedido, estás de acuerdo con nuestros [términos y condiciones](/es/terms).

<style>
[x-cloak] { display: none !important; }
.checkout--product { display: flex; align-items: baseline; font-weight: normal; }
.checkout--product small { display: block; color: gray; }
</style>

<div x-data="checkout" x-cloak>

<div x-show="soldOut" style="color: red">¡Lo sentimos, están agotados!</div>

URL del Repositorio del Proyecto:

<input x-model="repo" x-bind:disabled="validating || validated" type="text" placeholder="https://github.com/user/repo" />

<div x-show="loading">Loading...</div>
<button class="button" x-on:click="next()" x-show="!loading" x-bind:disabled="validating || validated">Siguiente</button>

<div style="color:red" x-show="errorMessage" x-text="errorMessage"></div>
<div style="color:purple" x-show="validating">Validando repositorio...</div>

<div x-show="validated">

### Por favor, selecciona tu paquete:

<fieldset>
<label class="checkout--product">
<input x-model="selectedProduct" value="tt-asic-pcb" type="radio" x-bind:disabled="stock['tt-asic-pcb'] <= 0" />
<div>
Ranura de Diseño + PCB física con el chip ($100)
<small><span x-text="stock['tt-asic-pcb']"></span> disponible</small>
</div>
</label>

<label class="checkout--product">
<input x-model="selectedProduct" value="tt-design-only" type="radio" x-bind:disabled="stock['tt-design-only'] <= 0"/>
<div>
Sólo ranura de Diseño ($25)
<small><span x-text="stock['tt-design-only']"></span> disponible</small>
</div>
</label>
</fieldset>

<button x-on:click="payment()" x-bind:disabled="redirecting">Continua con el pago</button>
<!-- **<div x-bind:disabled>Submissions will be open on November 9th</div>** -->

<div style="color:red" x-show="checkoutError" x-text="checkoutError"></div>

</div> <!-- validated -->

</div> <!-- checkout -->

{{< checkout-script >}}

</div>

{{% feedback %}}

---

# Regístrate

Regístrate en la lista de correo para recibir las últimas noticias y para asegurarte de no perder la oportunidad de presentar un diseño en Tiny Tapeout 3.
Regístrate en la lista de correo para recibir las últimas noticias y para asegurarte de no perder la oportunidad de presentar un diseño.

{{< mailchimp >}}

Expand Down
1 change: 1 addition & 0 deletions content/credits/_index.es.md
Original file line number Diff line number Diff line change
Expand Up @@ -24,3 +24,4 @@ Tiny Tapeout no sería posible sin la ayuda de muchas personas. Nos gustaría ag
* [Tim Ansell y Google](https://www.youtube.com/watch?v=EczW2IWdnOM) por apoyar al movimiento silicio de código abierto
* Comunidad del curso [Zero to ASIC](https://zerotoasiccourse.com/) por todo tu apoyo
* [Electronic Cats](https://electroniccats.com/) por su apoyo en la traducción al Español
* [Salik Abbasi](https://www.instagram.com/salikabbasi/) por la animación de introducción en los vídeos
78 changes: 44 additions & 34 deletions content/faq/_index.es.md
Original file line number Diff line number Diff line change
Expand Up @@ -12,6 +12,41 @@ weight: 90

Únete a la [comunidad de Discord en este enlace](https://discord.gg/rPK2nSjxy8).

# Especificaciones de los chips para el TT01, TT02 y TT03

## ¿Cuál es la velocidad máxima de reloj?

Creemos que será alrededor de 12.5 KHz. Tenemos un [divisor de reloj](https://github.com/tinytapeout/tinytapeout-02/blob/tt02/INFO.md#clock-divider) que puede reducir aún más la velocidad, hasta 255 veces más lenta que la velocidad del reloj superior.

Estamos trabajando en una [versión más rápida basada en mux aquí](https://github.com/TinyTapeout/tt-multiplexer).

## ¿Cuántas entradas y salidas obtengo?

8 entradas y 8 salidas.

## ¿Qué PDK es usado para la fabricación?

Estamos utilizando el [PDK](https://www.zerotoasiccourse.com/terminology/pdk/) Skywater de 130 nm de código abierto.

## ¿Qué tan grande puede ser mi diseño?

Recientemente incrementamos el tamaño a 150 x 170 um para el TT02. Esto es suficiente para alrededor de 1000 compuertas lógicas digitales, dependiendo de su tamaño.

Aquí hay una vista en 3D del [GDS](https://zerotoasiccourse.com/terminology/gds) de mi [contador de 7 segmentos](https://wokwi.com/projects/340805072482992722), un pequeño diseño que incrementa un contador cada segundo y muestra el resutlado en una pantalla de 7 segmentos.

Haga clic en la imagen para abrir un visor interactivo.

[![7 segmentos](/images/faq/7segtt02.png)](https://gds-viewer.tinytapeout.com/?model=https://tinytapeout.github.io/tt02-test-7seg/tinytapeout.gds.gltf)

## ¿Cuándo serán fabricados los chips?

La fabricación de los chips lleva entre 6 y 9 meses. Después, tenemos que hacer el PCBA, las pruebas y el pedido. ¡Así que espere alrededor de un año!
Puede consultar la información sobre el servicio de transporte que utilizamos en el sitio web de Efabless: https://efabless.com/shuttle-status

* TT01 - enviado al servicio de transporte de lotería MPW7 - obleas previstas para julio de 2023. No se espera envíar esta prueba.
* TT02 - enviado a ChipIgnite 2211Q - obleas previstas para agosto de 2023, la entrega debería producirse un mes después.
* TT03 - será enviado a ChipIgnate 2304C - obleas en septiembre de 2023, la entrega debería producirse un mes después.

# Preguntas Frecuentes de Wokwi

## ¿Cómo hago x, y, z con Wokwi?
Expand All @@ -23,6 +58,7 @@ La [documentación de Woki esta aquí](https://docs.wokwi.com/?utm_source=wokwi)
* Selecciona un componente y presiona **delete** para eliminarlo
* Selecciona un componente ( o shift para seleccionar más componentes) y luego **d** para duplicarlo.
* Arrastra y suelta para seleccionar multiples componentes.
* + y - para hacer y deshacer zoom
* [Más aquí](https://docs.wokwi.com/guides/diagram-editor#keyboard-shortcuts).

## ¿Puedo copiar y pegar de un diseño de Wokwi a otro?
Expand Down Expand Up @@ -54,14 +90,6 @@ Duplique una existente (selecciónela y presione **d**), o:

Seleccione todas las que quiere mover (usando shift y haciendo clic en las partes o shift y arrastrando un cuadro). Luego, arrastre la selección.

## ¿Cuántas entradas y salidas obtengo?

8 entradas y 8 salidas.

## ¿Cuál es la velocidad máxima de reloj?

Creemos que será alrededor de 12.5 KHz. Tenemos un [divisor de reloj](https://github.com/tinytapeout/tinytapeout-02/blob/tt02/INFO.md#clock-divider) que puede reducir aún más la velocidad, hasta 255 veces más lenta que la velocidad del reloj superior.

## ¿Cómo utilizo el bloque de reloj?

Puede usar la primera entrada como el reloj. Si necesita cambiar la frecuencia de reloj debe hacerlo editando el archivo json de diagrama. Es un truco para la demo.
Expand Down Expand Up @@ -98,30 +126,9 @@ Si es un usuario avanzado, puede usar el HDL de su elección. Vea la [página de

Puede encontrarla en la [página de inicio](/es/digital_design/wokwi).

## ¿Cuándo serán fabricados los chips?

Por favor vea los detalles en la página de cada chip.

* [TinyTapeout-01](/es/runs/tt01)
* [TinyTapeout-02](/es/runs/tt02)

## ¿Cuándo estará disponible el material del curso?

Estamos agregando esto al sitio web a medida que avanzamos. Por favor revise la [sección de diseño digital](/es/digital_design).

## ¿Cuántos lugares hay?

Para el TT01 fueron 498, para el TT02 lo redujimos a 250 para intentar llenar todas los espacios.

## ¿Qué tan grande puede ser mi diseño?

Recientemente incrementamos el tamaño a 150 x 170 um para el TT02. Esto es suficiente para alrededor de 1000 compuertas lógicas digitales, dependiendo de su tamaño.

Aquí hay una vista en 3D del [GDS](https://zerotoasiccourse.com/terminology/gds) de mi [contador de 7 segmentos](https://wokwi.com/projects/340805072482992722), un pequeño diseño que incrementa un contador cada segundo y muestra el resutlado en una pantalla de 7 segmentos.

Haga clic en la imagen para abrir un visor interactivo.

[![7 segmentos](/images/faq/7segtt02.png)](https://gds-viewer.tinytapeout.com/?model=https://tinytapeout.github.io/tt02-test-7seg/tinytapeout.gds.gltf)
Para el TT01 fueron 498, para el TT02 lo redujimos a 250 para intentar llenar todas los espacios. Para el TT03 serán los mismos que en el TT02.

## ¿Cuáles de mis diseños serán enviados a fabricación?

Expand All @@ -132,6 +139,8 @@ Su último envío que:

Será enviado para su fabricación.

Puedes seguir actualizado tu diseño hasta la fecha límite del tapeout.

# Preguntas frecuentes de Github

## Cuando hago un commit de un cambio, la GDS Action no se ejecuta
Expand All @@ -157,7 +166,7 @@ Debido a las limitaciones de Github, necesita hacer un cambio en los ajustes de

## Obtuve un error en mi GDS Action de Github.

Esto se espera durante en las primeras fases de TinyTapeout. Espero tener un archivo de configuración que maneje todos los diseños, pero es posible que debamos hacer algunos ajustes. La mejor forma de hacermelo saber es [abrir un issue en el repositorio de la plantilla con un link a su diseño de wokwi](https://github.com/tinytapeout/tt02-submission-template/issues/new?assignees=mattvenn&labels=&template=bug_report.md&title=) y yo responderé.
La mejor forma de hacermelo saber es [abrir un issue en el repositorio de la plantilla con un link a su diseño de wokwi](https://github.com/tinytapeout/tt02-submission-template/issues/new?assignees=mattvenn&labels=&template=bug_report.md&title=) y yo responderé.

## Obtuve un error en mi Github Action de documentación.

Expand Down Expand Up @@ -194,9 +203,10 @@ Es posible que no haya llenado suficientes campos, requerimos que se llenen los
* lef - una versión abstracta del GDS con menos información, utilizada para el enrutamiento.
* verilog - el verilog a nivel de compuertas de tu diseño.

## ¿Dónde esta el repositorio de presentación para el shuttle?
## ¿Dónde esta el repositorio de presentación para el envío?

* [Consulte la página TT01](/es/runs/tt01)
* [Página del TT01](/es/runs/tt01/)
* [Página del TT02](/es/runs/tt02/)

## ¿Por qué tengo menos / más céldas estándar de lo que esperaba?

Expand All @@ -211,7 +221,7 @@ Sin embargo, si sólo tiene 8 celdas, su diseño probablemente se ha optimizado
Comience creando un nuevo repositorio de Github vacío.

* A través de la línea de comando, puede clonar el repositorio de presentación de tinytapeout, cambiarlo para que apunte a su nuevo repositorio vacío usando `git remote set-url <remote_name> <remote_url>` y luego `git push`
* A travéz de la inferfaz web de Github, [puede importar un repositorio](https://docs.github.com/en/get-started/importing-your-projects-to-github/importing-source-code-to-github/importing-a-repository-with-github-importer) usando la url del repositorio del TT02: https://github.com/TinyTapeout/tt02-submission-template
* A travéz de la inferfaz web de Github, [puede importar un repositorio](https://docs.github.com/en/get-started/importing-your-projects-to-github/importing-source-code-to-github/importing-a-repository-with-github-importer) usando la url del repositorio del TT03: https://github.com/TinyTapeout/tt03-submission-template

En cualquier caso, es posible que necesite habilitar las Github Actions.

Expand Down
4 changes: 2 additions & 2 deletions content/hdl/_index.es.md
Original file line number Diff line number Diff line change
Expand Up @@ -4,9 +4,9 @@ description: "Consejos para trabajar con lenguajes de descripción de hardware"
weight: 70
---

Para el [TinyTapeout-01](/runs/tt01/), cerca del 15% de las presentaciones de TinyTapeout fueron hechas con un [Lenguaje de Descripción de Hardware](https://www.zerotoasiccourse.com/terminology/hdl/), o HDL.
Para el [TinyTapeout 1](/es/runs/tt01/), cerca del 15% de las presentaciones fueron hechas con un [Lenguaje de Descripción de Hardware](https://www.zerotoasiccourse.com/terminology/hdl/), o HDL. Para el [Tiny Tapeout 2](/es/runs/tt02/), cerca del 60% de las presentaciones fueron hechas con un HDL.

Para el TinyTapeout-02, esperamos que el 50% de las presentaciones sean hechas en HDL. Para ayudarte, hemos comenzado a reunir algunos recursos aquí.
Para el TinyTapeout 3, esperamos que el 60% de las presentaciones sean hechas en HDL. Para ayudarte, hemos comenzado a reunir algunos recursos aquí.

{{< youtube bjih-6_1iEA >}}

Expand Down
4 changes: 1 addition & 3 deletions content/hdl/fpga_vs_asic/_index.es.md
Original file line number Diff line number Diff line change
Expand Up @@ -17,6 +17,4 @@ En un FPGA, todos sus registros estan "libres", siendo que cada LUT tiene un fli

Además de las pruebas funcionales con un simulador y un banco de pruebas, deberías considerar las pruebas a nivel de compuerta. Esto permite simular tu diseño real de tu GDS (post síntesis).

Puedes encontrar un ejemplo del [flujo de trabajo de Github action para la simulación a nivel de compuerta aquí](https://github.com/TinyTapeout/tt02-verilog-demo/blob/gate-level/.github/workflows/gltest.yaml). Este se encarga de instalar los modelos para las células estándar.

También necesitamos ajustar el [Makefile](https://github.com/TinyTapeout/tt02-verilog-demo/blob/gate-level/src/Makefile) y, al conectar el módulo para hacer pruebas, asegúrate de [proporcionarle energía](https://github.com/TinyTapeout/tt02-verilog-demo/blob/ed43935f8d6236edb59f1a7940e2bf6f9db99603/src/tb.v#L30).
Puedes encontrar un ejemplo del [flujo de trabajo de Github action para la simulación a nivel de compuerta aquí](https://github.com/TinyTapeout/tt03-verilog-demo/blob/main/.github/workflows/gds.yaml#L99). Este se encarga de instalar los modelos para las células estándar.
Loading