Atividades práticas de Sistemas Digitais.
- Desenvolvimento de um código, em Verilog, para o circuito com a seguinte expressão booleana: f(p, q, r) = p/r + qr + /p/qr.
- Implementar em Verilog um comparador de 4 bits utilizando o comparado iterativo.
-
a) Considere uma ULA que recebe 2 operandos de 2 bits e faz operações de soma e multiplicação com os dois bits recebidos. Além disso considere as operações de AND e OR lógicos. Projete a ULA de maneira que ao chegar os números irão sofrer as operações todas ao mesmo tempo e os resultados serão entradas de um multiplexador.
b) Obtenha o circuito do decodificador de uma entrada hexadecimal de um dígito (4bits) para o correspondente display de 12 segmentos.
-
Construção de um banco de registradores funcionais em Verilog.
-
Implementação dos modelos de máquinas de estado em Verilog.