Logic

FPGA逻辑电路设计

  工程名称：PcDspBridge，PC和DSP之间的Bridge。主要为了实现DSP与PC的高速数据传输。PC通过PCIe与FPGA交互数据，DSP通过SRIO与FPGA交互数据。本设计中的EMIF2AXIL转换器能够让DSP直接读写FPGA内的寄存器，SRIO与PCIe桥接器可以实现DSP与PC之间以数据流的形式传输数据。另外带有FHOG特征提取硬件加速电路，用于DSP内的算法加速。

关键点

1. 熟悉AXI协议，能够自定义AXI外设，可以参考我的这篇文章
2. 熟悉SRIO IP与XDMA IP，可以在DocNav里找到官方文档。
3. EMIF与AXI4-Lite接口的转换，详见毕设论文4.1.4
4. SRIO与PCIe桥接器的寄存器功能定义，详见毕设论文4.2.2与附录A.2
5. 常用的数据传输工作流程。
   1. DSP向PC发数据：先发门铃，再启动SRIO DMA发送NW包
   2. DSP向FPGA发数据：先通过EMIF配置，再启动SRIO DMA发送NW包
   3. DSP从PC接收数据：先发门铃，再通过EMIF启动FPGA发送SW
   4. DSP从FPGA接收数据：通过EMIF配置，启动EMIF发送SW

系统框图

使用方法

依赖Vivado 2019.2，其它版本会出问题。

1. 如果环境变量Path中有vivado的路径，可以直接通过build.bat建立工程 如果Path环境变量里没有vivado的路径，也可以启动Vivado，在Tcl Console里可以先用pwd查看当前路径，然后cd切换到本目录，再用source命令执行脚本。

   source build.tcl

2. 如果用的是复旦微电的FPGA，需要加patch；

3. 先OOC综合；

4. 接着综合实现后生成bitstream文件。