We read every piece of feedback, and take your input very seriously.
To see all available qualifiers, see our documentation.
Have a question about this project? Sign up for a free GitHub account to open an issue and contact its maintainers and the community.
By clicking “Sign up for GitHub”, you agree to our terms of service and privacy statement. We’ll occasionally send you account related emails.
Already on GitHub? Sign in to your account
2
本人性格开朗、做事稳重,有着积极进取的精神及良好的分析判断能力。能迅速适应各种环境并融入其中。有较强的责任心,能和同事建立好有效的沟通。工作风格严谨、积极,注重细节,具有较好的独立学习能力,有能力快速掌握新知识和技能,并将其应用于实际情境中。此外,有较强的自我管理能力,能够管理自己的时间和资源,保持高效和专注,从而达成个人和团队目标。
本人能够熟练使用Verilog/SystemVerilog语言进行硬件模块设计。基本熟悉常见的各种IP,如I2C,UART,SPI等。以及常见的AMBA总线,包括AXI,AHB以及APB等,并为各种IP添加总线接口。并且能够熟练使用EDA软件如VCS,Verdi,Verilator编写Testbench进行仿真验证。对计算机体系结构以及SoC结构有一定了解,并参与过一生一芯计划,对一生一芯计划较为熟悉。
黄晓龙
线上
5月中旬
3-4个月
The text was updated successfully, but these errors were encountered:
您好同学,感谢你的申请,麻烦发一份简历到:[email protected]。
Sorry, something went wrong.
No branches or pull requests
岗位ID
2
对岗位的认知
1、自身优势
本人性格开朗、做事稳重,有着积极进取的精神及良好的分析判断能力。能迅速适应各种环境并融入其中。有较强的责任心,能和同事建立好有效的沟通。工作风格严谨、积极,注重细节,具有较好的独立学习能力,有能力快速掌握新知识和技能,并将其应用于实际情境中。此外,有较强的自我管理能力,能够管理自己的时间和资源,保持高效和专注,从而达成个人和团队目标。
2、岗位认识
本人能够熟练使用Verilog/SystemVerilog语言进行硬件模块设计。基本熟悉常见的各种IP,如I2C,UART,SPI等。以及常见的AMBA总线,包括AXI,AHB以及APB等,并为各种IP添加总线接口。并且能够熟练使用EDA软件如VCS,Verdi,Verilator编写Testbench进行仿真验证。对计算机体系结构以及SoC结构有一定了解,并参与过一生一芯计划,对一生一芯计划较为熟悉。
姓名
黄晓龙
线上/线下
线上
实习起始时间
5月中旬
实习时长
3-4个月
The text was updated successfully, but these errors were encountered: