Skip to content
View weixiang1118's full-sized avatar
🎯
Focusing
🎯
Focusing
2 followers · 2 following
  • Hsinchu,TW
  • 08:37 (UTC +08:00)

Highlights

  • Pro

Block or report weixiang1118

Block user

Prevent this user from interacting with your repositories and sending you notifications. Learn more about blocking users.

You must be logged in to block users.

Please don't include any personal information such as legal names or email addresses. Maximum 100 characters, markdown supported. This note will be visible to only you.
Report abuse

Contact GitHub support about this user’s behavior. Learn more about reporting abuse.

Report abuse
weixiang1118/README.md

Hi 👋, I'm 王煒翔

清華大學電機工程研究所研究生 目前已畢業 主修數位IC設計

  • 大學修過計組、計結、DIC跑過cell-based流程
  • 研究所
    • 碩一上
      • VLSI Design(EE 525000) : 主要是畫一些小型layout 學習如何去調MOS的參數，教一些數位的基礎電路，是本門課的重點
    • 碩一下
      • VLSI Testing(EE 625000) : 目前的電路都屬於超大型，測試不可能只在IN/OUT加測試點，要如何在電路中安插測試點，以及讓測試converge越高越好，是本門課的重點
      • Memory Systems(EE 645300) : 學習電腦中的memory怎麼運作，以及cache的一些機制，怎麼放資料，以及miss跟hit該怎麼做，是本門課的重點
    • 碩二上
      • DSP IC(COM 524000) : 如何在DSP所學的知識以及filter，用verilog去實現電路，怎麼去優化我們的filter怎麼切pipeline，讓我們的電路performance最好，是本門課的重點
      • SOC Design(EE 525100) : 使用FPGA板子(ZYNQ) : 去模擬CPU如何跟周圍IP去做聯絡，之間的IO怎麼連接，有它特殊的規定，最後在期末，如何使用python去對FPGA板子去模擬我們的行為，是本門課的重點
    • 碩二下
      • VLSI System Design(CS 512000) : 如何去實現神經網路電路，是本門課的重點

Languages and Tools:

c cplusplus git linux matlab python pytorch

Popular repositories Loading

  1. BERT-encoder BERT-encoder Public

    Tcl 2

  2. SOC-Final-Project SOC-Final-Project Public

    2023 FALL SOC Design Lab6

    VHDL

  3. 2023-Fall-DSPIC-Final-Project 2023-Fall-DSPIC-Final-Project Public

    Verilog

  4. weixiang1118 weixiang1118 Public

  5. LeNet-Accelerator-Engine LeNet-Accelerator-Engine Public

    Jupyter Notebook